1.-+TIEMPO+MEDIDO+DE+ACCESO

Funcionamiento de la memoria de acceso aleatorio
La memoria de acceso aleatorio consta de cientos de miles de pequeños capacitadores que almacenan cargas. Al cargarse, el estado lógico del capacitador es igual a 1; en el caso contrario, es igual a 0, lo que implica que cada capacitador representa un bit de memoria.

Teniendo en cuenta que se descargan, los capacitadores deben cargarse constantemente (el término exacto es //actualizar//) a intervalos regulares, lo que se denomina **ciclo de actualización**. Las memorias DRAM, por ejemplo, requieren ciclos de actualización de unos 15 nanosegundos (ns).

Cada capacitador está acoplado a un transistor (//tipo MOS//), lo cual posibilita la "recuperación" o modificación del estado del capacitador. Estos transistores están dispuestos en forma de tabla (matriz), de modo que se accede a la //caja de memoria// (también llamada //punto de memoria//) mediante una línea y una columna.

**POR:KARINA FUENTES**